VLSI設計からCPS設計へ ～アプリケーション設計技術の最近の動向～

立命館大学

理工学部　電子情報工学科／講師
谷口 一徹 氏

VLSI設計技術は、回路設計からハードウェア設計、HW/SW協調設計、システムレベル設計とその対象範囲を広げて発展しています。本講演では、最近注目を浴びているCPS (Cyber-Physical System)について解説し、その実例として自立分散型エネルギーシステムの実証研究について紹介します。そして、そのようなアプリケーション設計技術の最近の動向について紹介します

ARMアプリケーションプロセッサの上流設計を一日で！IPベースのSOC設計フローを容易にするSocratesツール群のご紹介

アーム（株）
応用技術部
シニアFAEマネージャー
中島　理志 氏

IPベースのアプリケーションプロセッサの設計は複雑さを増しています。特に最先端のARM-IPは低消費電力化のための複数のドメイン構造を持ち、コンフィグレーションオプションにより生成されるRTLの組み合わせは膨大です。さらにSOC設計者は急な仕様変更によるIPの変更やバストポロジの変更にも対応しなければなりません。本公演ではIP-Xact準拠のIPブロックを確実に結線するSocrates DEと、ARM Core Link/Core SightのフロントエンドツールであるCoreLink Creator/CoreSight Creatorをご紹介いたします。

低消費電力モバイル機器向け新規格インターフェース(Cool Pepper®)の開発

（株）セレブレクス
第二開発部 統括
鈴木　眞也 氏

モバイル機器用液晶ディスプレイ向けに新規に開発したインターフェース、Cool Pepper®の紹介をいたします。Cool Pepper®は、COG(Chip-On-Glass)上で2Gbpsの高速伝送と低消費電力を実現させた新しいインターフェース規格です。高速伝送実現のための技術についての解説、設計・検証事例の紹介、低消費電力の効果の紹介をいたします。

ニューラルネットワーク搭載IPによる認識システムの構築

日本シノプシス合同会社

ソリューション・グループ　スタッフ・フィールド・アプリケーション・エンジニア　
井手野　雅明 氏

近年、ADASや監視カメラ市場分野で注目を集めているディープ・ラーニング手法を用いたCNN（Convolutional Neural Network）技術は複雑なアルゴリズム開発を行うことなく物体検出や認識を可能とする新しいソリューションです。本セッションでは本年5月にリリースしたCNNエンジン搭載IP（EVP）を用いた交通道路速度標識認識や顔検出＆追跡システムの設計開発について、デモを交えてご紹介します。

画像認識の行方

日本シーバ(株)
代表取締役社長
日比野　一敬 氏

TBD

検証のマネジメントを容易にする検証環境ソリューション

コニカミノルタ(株)
開発統括本部 システム技術開発センター アーキテクチャ開発室／係長
河邊　恭 氏

LSIの開発規模増加に伴い検証規模が増大しており、検証品質と検証効率の両立が課題となっています。その課題は検証環境に依存するところが大きく、各社・各開発者が工夫して検証環境を設計しています。当社では検証内容を可視化して検証品質を高め、また検証者の負担を減らして検証効率を高める検証環境ソリューションを開発・運用しています。本セッションでは、その検証環境ソリューションに対する取り組みと、実際の設計例を可能な限り紹介します

次世代SoC向けのトータルなセキュリティを実現するOmniSheild

イマジネーションテクノロジーズ（株）
ソリューションエンジニアリングマネージャ
阿部　道夫 氏

次世代SoCでは、CPUセントリックな構成から、GPGPUなどを含めたHeteroginiousなシステム構成が採用され、CPU以外でのセキュリティも重要となっています。また、ＩｏＴの普及により、様々な製品がインターネットに接続され、どこからでもアクセスが可能となってきており、セキュリティがますます重要な課題となってきています。 OminiSheildはこのようなシステムでのセキュリティの課題に対し、トータルなセキュリティソリューションを提供しています。

フロントエンドでの情報共有化による簡単で短TATな設計を目指して ～ESL/RTL情報共有化のためのフレームワーク構築事例～

（株）リコー　

IW開発本部 WS開発センター NS開発室 開発二グループ
小澤　賢一 氏

設計物の品質を語る上で、抽象度に囚われない共有可能な仕様情報の紐付けは常に考えなければなりません。 例えば、ハードウェア開発者とソフトウェア開発者では、同じ設計仕様書からでも必要とする情報の視点が異なるため、コミュニケーションギャップが発生し、結果後工程に品質、工数の面で大きな影響を与えるリスクが発生してしまいます。 本講演では、抽象度の異なる設計情報をどのように共有化すべきかを検討した取り組みと共に、ESL/RTL共有化のためのフレームワークを構築した事例について紹介させていただきます。

FPGAを使った高速化をSWエンジニアだけで実現！

ザイリンクス（株）
ツールメソドロジ― アプリケーション部
シニア エンジニア
黒田　成一 氏

HW化したい関数を右クリックするだけでC/C++からHW/SWシステム全体を自動生成するSDSoCの登場は、今後の設計分業のあり方を大きく変える可能性を感じさせます。ここでは、Zynq©-7000 All Programmable SoCを使うアルゴリズムの高速化に興味を持つ全ての方々に、従来の高位合成よりも高位な位置付けにあるSDSoC™ を適用する上での考え方と、アプローチをご紹介します。

画像処理向けCベース機能特化プロセッサ設計及びIP設計フレームワーク

東京工業大学
一色 剛 氏

（株）ソシオネクスト
マーケティング統括部 ソリューション事業推進部
信太 昌也 氏

東工大で開発されたC言語による論理回路記述方式・論理合成手法による機能特化プロセッサ（ASIP）及びIP設計フレームワークのご紹介と、この新たな設計方式をベースに、事務機器・AV機器・IoT機器・車載システム等の開発効率改善と付加価値創造を目指した産学連携構想についてご説明します。このCベース設計プレームワークでは、C言語によるデータフロー記述方式により、アルゴ記述と同等の抽象度でRTL構造までを厳密に定義できるため、演算並列度が数千を超える極めて高並列な専用エンジンやこれを搭載した特化プロセッサを短時間で設計できる特徴があります。JPEGエンコーダASIPの設計事例では、わずか0.5人月の設計工数で対SWで約60倍の処理高速化を実現し、商用IPと互角の性能・面積を達成した設計手法 をご紹介します。