タイムテーブル【Verification Track】 会場:3F「ヘンリーハウス」


 

Verification Track

11:00

11:35

IoT時代におけるデバイス検証手法について


(株)リコー 

インテリジェントワークスタイル開発本部 ワークソリューション開発センター DS開発室2グループ
守田 直也 氏


あらゆるモノがネットワークにつながるIoTシステムを構築するにあたって、従来のデバイス検証手法だけでは、品質の保証が難しくなってきております。具体的には、求められるデバイス-サーバ間の通信に対して、個々のデバイスの扱うデータ量の増加対策、接続ポイントが増えることでのセキュリティ脅威への保証など、デバイス単体のみの検証にとどまらない、ネットワークシステム全体での機能保証を実施していく必要があります。本講演では、弊社がノウハウを蓄積してきたESL技術を応用し行ったデバイス検証手法の事例と、その取り組みについてご紹介します。


11:45

12:05

従来型オンチップロジアナに代わる、新世代FPGAデバッグツールVSTARのご紹介


ベリフィケーションテクノロジー(株)

検証製品開発事業部 VIP開発部
部長
嶋本 功 氏


書き換え可能であるFPGAの特徴を活かすためには、シミュレーションだけではなく実動作レベルでのデバッグが重要となってきますが、従来のオンチップロジアナによる信号レベルのデバッグでは、問題解決に至るまでにリマッピングによるイタレーションをはじめとした多くの工数を要します。

VSTARはトランザクション、イベントといった可読性の高いレベルで長時間の観測を可能とし、豊富なデバッグ機能との連携により、圧倒的なスピードで問題を解決します。


12:15

12:50

「ハードウェア検証の今と昔」~既存の検証手法から最新の検証手法まで~


富士ゼロックス(株)

コントローラ開発本部コントローラプラットフォーム第五開発部
三角 晃 氏


ハードウェアの単体検証からソフトウェアとハードウェアの協調検証、システムレベルの検証までRTLシミュレーション、FPGAプロトタイピイング、エミュレータ、ESL等の各検証手法のスコープ/使い分け、メリット、デメリットについて概説します。また、弊社のASIC/SoC設計・検証での課題をふまえて、その解決方法と各検証手法の適用事例を紹介します。


13:00

13:20

高信頼性設計のためのフォーマル検証


OneSpin Solutions Japan K.K.
VP Marketing
David Kelf 氏


安全性が重要なアプリケーション向けエレクトロニクス設計においては、業界の規制に対応するために効果的な検証プロセスと特化したフェイルセーフ機能が必要とされます。フォーマル検証はこれらのタスクに非常に適したテクノロジです。このタイプの設計に信頼性を保証し、他の多くのアプリケーションにおいても検証の改善に利用可能なフォーマルベースアプローチの技術的特徴を解説します。


13:35

13:55

シフトレフトに向けた検証手法と新世代検証環境


日本シノプシス合同会社

技術本部
ディレクター
黒坂 均 氏


大規模SWを含むLSIやFPGAの開発、低消費電力設計手法の導入により設計が複雑化する中で、検証は、早期スタートによるバグの早期発見、効率的なデバック、さらにSWを用いたシステム立ち上げをテープアウト前に確認できることが求められています。シノプシスは、業界最高水準の各種検証技術を1つの製品に統合したVerification Compilerおよび開発期間を数ヶ月単位で短縮する新世代の検証プラットフォームVerification Continuumを提案し、お客様のプロジェクトをサポートします。本セッションでは、この最新のEDA技術とオープンなサポートスタンスに基づいて開発された検証環境についてご紹介します。


14:05

14:40

仮想環境とFPGAを利用した協調検証システムの構築事例


ルネサスシステムデザイン(株) 

中村 義紀 氏


近年のMCU開発では、MCUの設計規模が大きくなった為に実機製造前検証と実機検証に掛ける時間も多く、それに伴い開発期間も増大しています。開発期間短縮のため、実機検証に相当する内容を実機製造前検証で実施するための、仮想環境とFPGAを利用した協調検証システムの構築を行いました。

開発期間短縮の方法と、協調検証システムの構成、協調検証システムの制御、実製品に搭載された周辺IPを使用したデモを交え、協調検証システムの構築事例を紹介します。


14:50

15:10

Hardware-Software Co-verification for Successful Custom SoC Projects【日本語で講演】


Open-Silicon, Inc.
Technical Lead, Front End
Devendra Godbole 氏


カスタムSOC設計のリスクを抑えるためには、対策費などの不具合発見コストがより少ない設計初期段階でのHW、SW協調検証は重要です。SoCのFirmware開発やSW開発はHW開発と一緒に行い、HWとSWの協調動作が設計通りに実行される事を開発期間の出来るだけ早い段階で検証されることが推奨されます。環境設定の変更が容易なシリコン前検証環境は、正確な設計が確認できるだけでなく、SWを使用しながらHWの機能検証を行うのに最適なプラットフォームです。また、技術者は協調検証によって設計の正しさを確認し、テープアウトへの自信を高める事ができます。当日のプレゼンテーションでは、弊社が実際に実装した例などを使用して、全体的なコストとスケジュール超過リスクを軽減するバーチャル環境及びFPGAプロトタイピングシステムを用いたHWとSWの協調設計フローについてご紹介致します。


15:25

16:00

多種IP搭載製品開発における検証事例


東芝マイクロエレクトロニクス(株)

システムソリューション統括部 システムソリューション開発技術部 システムソリューション開発技術第一担当
森 誉浩 氏


私達はSoC開発において、お客様の企画から、仕様決定、FPGAへ展開、SoC設計、評価、量産、ソフトウェア開発に至るまでトータルソリューションを提供しています。今回は実際の多種IP搭載製品において、検証のTAT抑制、検証品質に関する取り組みについてお話しします。多種IPが搭載された場合、各IPのプロトコルに応じた検証モデルの作成、ユースケースに応じた検証シナリオ作成に多大な時間がかかる為、その課題をどう解決したか説明します。


16:10

16:30

ISO26262に対応したケイデンスの機能安全ソリューション


日本ケイデンス・デザイン・システムズ社

システム&ベリフィケーション ディレクター
後藤 謙治 氏


車載電子機器のハードウェア開発では、ISO26262に準拠することが求められるようになってきており、従来からの品質や機能の達成に加え、機能安全の実現、すなわち、システマティック故障およびランダムハードウェア故障への対策が新たに必要です。システマティック故障には要求トレーサビリティを、ランダムハードウェア故障にはシステマティックFMEDAを実施することが重要です。このセッションでは、ケイデンスの要求トレーサビリティソリューションおよびシステマティックFMEDAソリューションをご紹介します。