LLM（Large Language Model：大規模言語モデル）等の生成AIが、ソフトウェア開発に急速に取り入れられている。 FPGA/ASIC開発分野においても、RTL設計等に生成AIを活用することが試みられ、設計のあり様が大きな転換期を迎えようとしている。 本講演では、このような試みの事例（研究報告）、ならびに、ChatGPTを用いて小規模モジュールのRTL設計を行った結果を紹介し、FPGA/ASIC開発の未来を考察する。
