複数のヘテロジニアスIPコアを評価するためのSoCプラットフォームの構築と評価

設計・開発中のAIアクセラレータ等IPコアを標準システム回路と組合せ、拠点で整備中のEDAツール、設計ツールチェイン、設計フローを用いて開発を行うことにより、動作周波数、消費電力、機能、システム性能の評価が可能となる評価プラットフォームを開発中。
さらにチップ試作、ボード実装、ソフトウエア開発を容易にし、システム評価、デモンストレーションまで実現するプラットフォームを開発中です。

東京大学 長谷川 淳氏
東京大学
大学院工学系研究科 附属システムデザイン研究センター
学術専門職員
長谷川 淳 (はせがわ あつし)
産業技術総合研究所 中 一郎氏
産業技術総合研究所
AIチップデザインオープンイノベーションラボラトリ
招聘研究員
中 一郎 (なか いちろう)