OKIアイディエスは、従来の「とりあえず焼いて修正する」FPGA設計手法では、ボードレベルでのデバッグに膨大な時間がかかり、生産性向上が困難でした。 これを解決するため、Catapultによる高位合成とCatapult Coverageを活用した高位検証を導入。 これにより、従来の設計手法からパラダイムシフトを実現し、設計サービスの生産性を大幅に向上させました。
本講演では、課題、解決策、成果を具体的にご紹介します。
