当社で販売しているEDAツールを用いて、IPレベルから、ブロックレベル、更にSoC、シリコンまでの検証に適用する手法を紹介します。
製品を組み合わせることで、以下のようなフローを実現します。
・AMBA等に接続するグルーロジック生成、検証向けのドライバの生成。規格化されたプロトコルに対する検証IPの利用
・CSVファイルやIP-XACTで記載されたレジスタ定義から、UVM RALモデルを生成
・CやUVMで作成されたユニット・テストのPSSを利用したカプセル化と、システム向けテスト・シナリオの自動生成
・プロセッサ上で動作するCコードによるテスト・シナリオの合成
本コラボレーションによって構築される、次世代IPおよびSoC検証フローについて説明します。是非ご聴講ください。
