最新JEDEC規格のLPDDR5X/5,DDR5では、データレートが10Gbpsも目前に迫っています。 同時に、幅広いDRAMコンフィギュレーション/DRAMベンダなどに対応するメモリサブシステムIPの設計はかなり難しくなってきています。 この講演では、このような最新状況をお伝えするとともに、このような状況に効率的に対応し、 最適なソリューションを提供するOPENEDGES DDR PHYのユニークなデザインフローとアーキテクチャを紹介します。