株式会社ネクストリーム

設計の初期段階においてリント,CDC解析を行うことで、検証時間は大幅に短縮可能です。

Blue Pearlではビジュアル化されたリント、CDC解析環境を提供しており、検出されたエラーやワーニングの個所をブロック・ダイアグラム上で確認できるだけでなく、ブロック・ダイアグラムから直接ソースコードを表示し、その場で修正できます。

またスマート・エディタを使用することで、記述しながら基本的なリントおよび構文チェックを行うこともできます。

複雑化するFPGAでは今後リントやCDCが重要になると言われています。

この機会に優れた操作性をもつBlue Pearlの環境をご確認下さい。

業界No.1の検証IPベンダが、RISC-V, 5G, 8K向けにデザインIPを大幅に拡充しました。また自動車向けにISO26262にも対応予定です。

SmartDVはこれまでに600種類以上の検証IPや合成可能な検証IPを提供しており、業界最多の製品ラインナップと迅速なサポートによって、毎年着実にマーケットシェアを伸ばしています。

また、昨年デザインIPを開発する子会社を設立し、デザインIPにも注力しています。SmartDVが提供しているデザインIPは、安価であるにもかかわらずロイヤリティ無しの買取制のため、採用される企業が急増しています。

先進のプロトコルに対応した検証IPやデザインIPをお探しの方は、ぜひご覧ください。

プロダクトリスト
https://www.smart-dv.com/products.html

従来レジスタはエクセル等で管理されており、未だにレジスタ情報がハードウェア設計者と、ソフトウェア開発者との間でうまく共有されないことに起因する不具合が散見されます。

Agnisys社の製品は既存のIP-XACTやcsv等のレジスタ・データを再利用できるだけでなく、Word、Excelや新規開発したGUIを用いてレジスタ定義を行うだけで、バス接続用のRTL、Cのヘッダファイル、ドキュメント、テストベンチ等を自動生成します。また近日中にSoC全体の結線を行うツールもリリース予定です。

レジスタ管理でお困りの方は、是非お試しください。

Vtoolが提供じているCogitaはUVM、エミュレータ、Cソースコード、他社ツールで生成されたログ等、テキストベースのログをグラフィカルに解析するためのツールです。CogitaのGUI上でログのデータ構成を指定するだけで、各種ログを簡単に取り込めます。またCogitaが提供するPlayerという機能を使うことで、例えばレジスタ・アクセス時にエラーが発生している場合、エラーが発生している個所、レジスタのアドレス、R/Wした値、ACK等をグラフィカルに表示できるため、従来膨大な時間が掛かっていたログ解析を短期間に処理可能です。

また波形を一緒に表示することで、波形とログ・データの両方を見ながらデバッグを行うことができます。