早期市場投入とシリコン成功を約束する包括的なIP検証ソリューション – Crosscheck

半導体IPコアは、Libertyや レイアウト、SDF、SPICE、Verilog などのように、様々な書式かつ大量のファイルで構成されています。これらのデータの一貫性が不足していると、セルの抜け、階層やピン数・属性・方向の不一致、レイアウト形状の違いといった問題が発生する恐れがあります。また、PVT コーナ間の傾向や、.lib/UPF/SPICE 間のパワードメインチェック、Verilog アークとキャラクタライズ・アークの差分なども重要な確認項目です。